Чипы будущего уже близко: производители готовятся к переходу на 1 нанометр

В мире микропроцессоров наступает эпоха перемен. С развитием технологий производства 3-нанометровых чипов и планами на 2-нанометровые, компания TSMC уже готовится к созданию фабрики для производства чипов с 1-нанометровым техпроцессом. Это произойдёт в Научном парке Чайи на Тайване.

Помимо TSMC, активно развивает 3-нанометровое производство и компания Samsung , планируя перейти к 2-нанометровым процессам к 2025 году. Intel же объявила о скором выпуске технологии 20A (около 20 ангстрем или 2 нанометров), так же ожидаемой в этом году.

Со временем метрика «нанометр» утратила своё первоначальное значение, превратившись в символ улучшения плотности транзисторов. Как отметил генеральный директор Intel Пэт Гелсингер, это послужило основанием для ребрендинга собственного технологического процесса для лучшего соответствия соглашениям об именовании с TSMC и Samsung.

Внезапно 10-нм технологический процесс Intel превратился в Intel 7, а его 7-нм технологический процесс — в Intel 4 и Intel 3. Хотя ребрендинг был явным маркетинговым трюком, призванным отвлечь внимание от того факта, что Intel отстала в области технологических процессов, он стал правильным шагом в развитии компании.

В конечном итоге, нанометр как показатель технологических процессов — это лишь маркетинговый инструмент для описания улучшений плотности транзисторов. Нанометры лишь приблизительно описывают относительную плотность, поэтому не совсем корректно сравнивать технологические процессы одного литейщика с другим напрямую.

Современные технологии, такие как транзисторы gate-all-around ( GAA ) или RibbonFET от Intel, позволяют улучшить плотность транзисторов и эффективность без катастрофических потерь энергии. Samsung уже использует эту технологию в своём 3-нанометровом процессе, а Intel и TSMC только планируют внедрить её в следующих поколениях.

Улучшение упаковки чипов и доставки энергии также играют важную роль в преодолении ограничений уменьшения FinFET. Например, Nvidia с её GPU H100, имеющим площадь 814 мм², сталкивается с проблемами низкой выходной мощности. Решением стало использование продвинутой упаковки для соединения нескольких чиплетов в один процессор, как это делают AMD в своём семействе процессоров Zen и Intel в GPU Max.

С развитием технологии Universal Chiplet Interconnect Express ( UCIe ), появляется возможность создания гетерогенных упаковок, где разные чиплеты могут объединяться в одном корпусе. Также ведутся исследования в области использования стеклянных подложек для упаковки чиплетов и кремниевой фотоники для передачи данных между чиплетами.

В заключение, несмотря на продолжающиеся улучшения в технологии производства чипов, фокус производителей на упаковке, доставке питания и передаче сигналов становится всё более значимым. Это указывает на то, что мир чипов в ближайшее десятилетие будет полон как весьма странных, так и инновационных новшеств.